أعلنت شركة AMD عن بدء الإنتاج التدريجي لمعالج AMD EPYC من الجيل القادم، والذي يحمل الاسم الرمزي “Venice”، داخل تايوان باستخدام تقنية التصنيع المتقدمة بدقة 2 نانومتر من Taiwan Semiconductor Manufacturing Company، مع خطط مستقبلية لتوسيع الإنتاج داخل منشأة TSMC في ولاية أريزونا الأمريكية.
ويمثل هذا الإنجاز خطوة جديدة ضمن خارطة الطريق الخاصة بمعالجات مراكز البيانات من AMD، مع استمرار الشركة في تطوير الأداء وكفاءة استهلاك الطاقة المطلوبة لدعم الجيل القادم من البنية التحتية السحابية والمؤسسية وأنظمة الذكاء الاصطناعي.
وأكدت AMD أن “Venice” أصبح أول منتج حوسبة عالية الأداء HPC في القطاع يدخل مرحلة الإنتاج باستخدام تقنية تصنيع 2 نانومتر المتقدمة من TSMC.
وقالت الدكتورة Lisa Su، رئيسة مجلس الإدارة والرئيس التنفيذي لشركة AMD :”إن بدء إنتاج “Venice” باستخدام تقنية 2nm يمثل خطوة مهمة نحو تسريع الجيل القادم من البنية التحتية الخاصة بالذكاء الاصطناعي”.
وأضافت :”أن التوسع السريع في تطبيقات الذكاء الاصطناعي وأحمال العمل المعتمدة على الأنظمة الوكيلة Agentic Workloads يدفع العملاء إلى الحاجة لمنصات قادرة على الانتقال من الابتكار إلى الإنتاج الفعلي بسرعة أكبر، مؤكدة أن التعاون العميق بين AMD وTSMC يساعد الشركة على تقديم تقنيات حوسبة رائدة بالسرعة والحجم المطلوبين للسوق الحالية”.
معالجات EPYC تكتسب أهمية أكبر في عصر الذكاء الاصطناعي
أوضحت AMD أن توسع استخدام الذكاء الاصطناعي من عمليات التدريب والاستدلال إلى أحمال العمل الأكثر تعقيدًا يزيد من أهمية المعالجات المركزية CPU داخل مراكز البيانات، حيث أصبحت مسؤولة عن إدارة حركة البيانات والشبكات والتخزين والأمان وتنظيم الأنظمة على مستوى البنية التحتية بالكامل.
وأشارت الشركة إلى أن بدء إنتاج “Venice” يأتي في وقت تواصل فيه AMD تعزيز حضورها داخل سوق الخوادم، مع تزايد اعتماد العملاء على معالجات EPYC لدعم البيئات السحابية وأنظمة المؤسسات والحوسبة عالية الأداء والبنية التحتية الخاصة بالذكاء الاصطناعي.
تعزيز القدرات التصنيعية عالميًا
أكدت AMD أن بدء إنتاج “Venice” في تايوان، إلى جانب خطط التوسع داخل مصانع TSMC في أريزونا، يعكس تركيز الشركة على تعزيز شبكة التصنيع المتقدمة المتوزعة جغرافيًا.
وترى الشركة أن الجمع بين ابتكارات معالجات EPYC وقدرات التصنيع المتقدمة عالميًا سيساعد في بناء الأساس المطلوب لدعم العملاء أثناء نشر وتوسيع البنية التحتية الخاصة بالذكاء الاصطناعي.
من جانبه، قال الدكتور C. C. Wei، رئيس مجلس الإدارة والرئيس التنفيذي لشركة TSMC :”إن الشركة سعيدة برؤية AMD تواصل تحقيق تقدم قوي مع الجيل القادم من معالجات EPYC باستخدام تقنية التصنيع 2 نانومتر، مؤكدًا أن التعاون الوثيق بين الشركتين يعكس أهمية الدمج بين تقنيات التصنيع المتقدمة وابتكارات التصميم الحديثة لدعم مستقبل الحوسبة عالية الأداء والذكاء الاصطناعي”.
الجيل السادس من EPYC قادم تحت اسم “Verano”
كشفت AMD أيضًا عن خطط لتوسيع استخدام تقنية تصنيع TSMC بدقة 2 نانومتر ضمن خارطة طريق معالجات مراكز البيانات الخاصة بها عبر معالج “Verano”، وهو معالج EPYC من الجيل السادس تم تصميمه لتحقيق أفضل أداء مقابل التكلفة واستهلاك الطاقة.
وسيستهدف “Verano” أحمال العمل الخاصة بالحوسبة السحابية والذكاء الاصطناعي، مع الاعتماد على تقنيات ذاكرة متقدمة تشمل LPDDR بهدف تقديم أداء أعلى وعرض نطاق ترددي أكبر وكفاءة أفضل للتعامل مع التطبيقات وأحمال العمل المقيدة بالطاقة.
شراكة استراتيجية ممتدة بين AMD وTSMC
تمتد الشراكة بين AMD وTSMC لتشمل مجموعة واسعة من التقنيات الأساسية الخاصة بمراكز البيانات الحديثة، بداية من تقنية التصنيع 2nm الخاصة بالمعالجات الجديدة، وصولًا إلى تقنيات التغليف المتقدم مثل SoIC-X وCoWoS-L المستخدمة ضمن منظومة AMD الخاصة بالذكاء الاصطناعي ومراكز البيانات.
وأكدت AMD أن بدء إنتاج “Venice” باستخدام تقنية 2 نانومتر يمثل خطوة جديدة نحو تطوير الأساس الحاسوبي للبنية التحتية الخاصة بالذكاء الاصطناعي، مع استمرار الشركة في الاستفادة من ريادة TSMC في تقنيات التصنيع والتغليف لتقديم منصات حوسبة متكاملة على نطاق واسع.
